komponenter/FpGA
Bygget til båndbredde
Med Alteras 28nm procesteknologi er Stratix V FPGA'erne i princippet ved at overhale den stabile udvikling, der foreløbigt har fulgt Moore's lov meget pænt. Resultatet er en imponerende båndbredde
cessorteknologierne er så en anden sag og i øvrigt nok den rigtige vej fremad. Med Stratix V FPGA'erne går Altera faktisk et skridt forbi lineariteten i Moore's lov. Det skyldes dels overgangen til 28nm high-k metalgate procesteknologi, som er blevet udviklet af TSMC, dels en meget intelligent udlægning af kredsløbene på Stratix V FPGA'erne. - Med Stratix V komponenterne ryger vi ret effektivt igennem grænserne for båndbredde, da de nye FPGA'er indeholder 28Gbps, der i praksis giver en enkelt FPGA mulighed for at arbejde med bitrater op til 1,6Tbps (Terabits i sekundet eller 1,6 millioner millioner bits, red.). Samtidigt indeholder de nye komponenter 1.600Mbps DDR3 interfaces og mulighed for 1.840GMACs eller 1.000Gflops. Det er ekstreme tal, og vi skal nok forklare lidt mere indgående, hvordan den meget høje er blevet realiseret, siger Paul Ekas, der er produktplanlægningschef hos Altera Corp. Udv iklingen inden for FPGA'er har gjort komponenterne meget mere fleksible men med henblik på de efterhånden ekstremt høje antal logiske gates, der er til rådighed på kredsene, så er "håndprogrammering" af de enkelte gates ikke længere en anvendelig mulighed. I dag er det et spørgsmål om at anvende funktionel IP og embeddede logiske blokke. Med Stratix V bliver denne indfaldsvinkel også taget til helt nye højder, idet det er praktisk muligt at arbejde med embeddede Hardcopyblokke på kredsen, ligesom partiel rekonfiguration er en mulighed, hvad der gør ænterne, hvilket betyder, at der opstår markeder, som ikke har været til stede før, konstaterer Paul Ekas. På den fysiske side optræder der nye parallelt/serielle teknologier som 40G/100G systemimplementeringen (med 400G til stede inden for udviklingens horisont). Broadcast-markederne er alle ved at overgå til 1080 HDTV, ligesom de digitale biografmedier kræver en betydeligt bedre billedkvalitet og højere grafisk ydelse til arkitekturer, som er meget tungt pipelinede og register tunge. Ved at par re ALM med industriens angiveligt første variable præcisions DSP-blok opnår man enten 1.840GM ACs eller 1.000Gflops i samme komponent. Man kan med andre ord skalere funktionaliteten i Stratix V mod applikationer med meget forskellige behov. Inden for videoapplikationer vil en 9 x 9- eller 18 x 18-arkitektur sandsynligvis være tilstrækkelig, mehelt lade Hardcopy-blokkene være i tilfælde af ændringer. - Vi har nået et højdepunkt for hard-IP integration på FPGA'er, hvor man kan udlægge hardwirede I/O-protokoller som PCIe gen. 1/2/3, 40G/100G Ethervarmetabene er forsvindende små og i hvert fald en halvering af forbruget per Gbps sammenlignet med den foregående generation. - Vi skal selvfølgelig også se, hvor det er, at vi kan gøre en forskel med Stratix V familien. Et eksempel kunne
Med embeddede Hardcopy-blokke kan man foretage partielle forbedringer af eksisterende designs og samtidigt opnå de fordele, som ASIC-teknologierne byder på.
Af Rolf Sylvester-Hvid, London
Hver gang man hører eksperterne sige, at nu er procesteknologien ved at ramme muren for det fysisk mulige, så modbeviser komponentproducenterne påstanden med komponenter, der får stadigt mindre strukturer. Bevares, når først lederbanerne på chippen når ned
OTN Muxponder med dagens teknologi kræver en mængde eksterne komponenter.
på det atomare niveau, så må der vel være en grænse for, hvor meget mindre de enkelte transistorer kan blive. Men omvendt er det efterhånden et stykke tid siden, at man hævdede, at "teknologier under 1µm ville være praktisk uanvendelige". Hæhæ! Så langt har der fortsat været liv og mening i Moore's lov om halvering af pris pr. transistor og fordobling af ydelse i 18 måneders intervaller, og for mange processorer holder tommelfingerreglen endnu. At producenterne af mikroprocessorer så er sprunget over nogle indlysende lave, teknologiske gærder med multipro-
dringer af et eksisterende produkt, opgraderinger og lignende betydeligt lettere og meget mere fleksibelt.
Markedsudviklingen dikterer kravene
- Det kan godt se ud, som om vi bare halser af sted for at bevise, at vi kan overkomme de seneste grænser for det teknologisk mulige, men det er ikke noget blindt væddeløb. Det er faktisk udviklingen af apparater og applikationer, der dikterer kravene til den udvikling, som vi som komponentproducent skal kunne præstere. Det gælder ikke kun inden for de rent teknologiske krav, men også i anvendelsen af komponen-
for såvel distribution/fremvisning som optagelse og redigering. Men tænk så på den globale bekymring for terrorisme og kriminalitet, som betyder, at alle er ved at sikre sig i elektronisk sammenhæng. Både efterretningstjenester og forsvar har brug for øget overvågning, og hvis det ikke skal ende i et eksplosivt mandskabsbehov og hundedyr trafik, så skal hastigheden betydeligt op. Afsættet er naturligvis TSMC's meget kompakte procesteknologi, som giver 35 procent højere ydelse end alternative procesoptioner. Det til trods er forbruget 30 procent lavere sammenlignet med tidligere generationer. Og det er netop de energ ioptimerede og hur tige procesteknologier, der åbner døren for markedets formodentligt hurtigste og lavt forbrugende transceivere. - Jeg vil tro, at det er på sin plads at fortælle, hvad Stratix V komponenterne i realiteten kan yde. Vi kan levere komponenter med op til 66 high-speed transceivere, et 12,5Gbps backplane og de nævnte 28Gbps chipto-chip. Kernen rummer op til 1,1 millioner logiske elementer, ligesom der er en højtydende DSP med variabel præcision og op til 3.680 18 x 18 multipliere til rådighed for designeren. De imponerende data er realiseret, selv om processoren ikke kører med mere end 350MHz men en del af hemmeligheden ligger i vid udstrækning i den applikationsrettede ha rd-I P, fork la rer Pau l Ekas. I stedet for at tænke i gates er det dog nok bedre, hvis man holder sig til Alteras ALM-begreb (Adaptive Logic Module), som giver en bedre anvendelse af logikken og en højere ydelse med op til 800K ekstra registre for de største komponenter i familien. ALM er optimalt
dens w ireless-ma rkedet kræver løsninger, der spænder fra 18 x 36 op til 36 x 36. Endelig ligger der forsvarsog aerospace-applikationer, hvor en 54 x 54-arkitektur er et mindstekrav. Den nye Stratix V arkitektur honorerer disse forskellige krav, hvorved den samme komponent kan bruges på tværs af meget forskellige teknologiske ydelseskrav og med forskellige niveauer af præcision.
Paul Ekas, produktplanlægningschef hos Altera, fortæller, at man med overgangen til 28nm procesteknologi og den nye Adaptive Logic Module arkitektur i Stratix V FPGA-familien ikke bare følger Moore's lov. Den er på visse områder overhalet.
Nye embeddede hardware-blokke
Typisk går der ni måneder fra, at Altera lancerer en ny FPGA, til den kommer i en Hardcopy-udgave. I dag er det dog blevet muligt at embedde Hardcopy-blokkene i FPGA'erne, hvad der giver en række ASIC-lignende fordele i et FPGA-miljø. For
net, CPRI/OBSAI, Interlak e n , S R IO 2 . 0 o g 10 G E 10BASE-R i Hardcopy. Man kan tilsvarende også etablere memory-interfaces med hårde read/write mønstre som den førnævnte 1.600Mbps DDR3, 1.067Mbps RLDRAM II og 533MHz QDR II+, fortæller Paul Ekas.
Og OTN Muxponderen udført som en single-chip løsning uden ASSP, eksterne clocks og optiske drivere. Løsningen halverer prisen og piller 2/3 af forbruget.
Stratix V's vedkommende leverer Altera Hardcopyblokke med op til 700.000 logiske elementer og 14 milloner ASIC-gates. Med den systemarkitektur er det muligt at opnå en 65 procents reduktion i energiforbruget samtidigt med, at ydelsen fordobles for det aktuelle kredsløb. Ved at bruge mindre Hardcopies kan man opnå en meget hurtig turnaround tid for produktændringer og med lidt planlægning kan man muligvis
28Gbps transceiverne på Stratix V komponenterne er optimeret til optisk kommunikation. Hvis man sammenligner Stratix V's ydelse på 4 x 28Gbps med en tidligere 10 x 11,3Gbps, som kræver sidstnævnte 1,58W, medens 28Gbps-løsningen nøjes med 0,80W. Den nye Stratix-familie imødekommer med andre ord kravene fra de optiske moduler med en teknologi, som gør mindre og billigere moduler mulige, og tallene beviser, at
være et multi-100G Ethernet liniekort, hvor det vil være muligt at opnå op til 300G båndbredde med en effektafsættelse på mindre end 25W. I det tilfælde bruger Stratix V som en MAC/ Interlaken bro. Men også til OTU-4 applikationer kan man med fordel bruge Stratix V. Traditionelt opsamler OTN Muxponder signaler fra multi-client ASSP 'er, som igen kommunikerer med appl i kationer ne og Muxponderen fører signalerne ud til kommunikationslinien på 10 x 11,3Gbps. Forbruget er i det tilfælde gange 15W for ASSP'erne, 10 x 0,25W for de eksterne VCXO, der sørger for timing af A S SP 'erne samt 10 x 0,3W for de optiske drivere. Men med Stratix V som Muxponder kan man udføre designet som en single-chip løsning. I stedet for ASSPkredsene kan man realisere multi-client interface'ne på FPGA'en, hvilket fjerner forbruget på de 30W, og gennem den integrerede clock på FPGA'en bortfalder de ti eksterne clocks og deres forbrug på 2,5W. På samme måde fjerner de optiske drivere og deres forbrug på 3W. Det giver samlet en meget sparsommelig løsning, hvor BOM'en er reduceret til halvdelen og forbruget efter den partielle rekonfiguration af FPGA'en kun er en trediedel af det oprindelige, slutter Paul Ekas.
aktuel elektronik nr. 6 · 3. maj 2010