UDVIKLING/EDAAf Rolf Sylvester-HvidDet typiske designforløbfra den gode idé til et chipdesigntil tape-out er en vejbelagt med faldgruber. Designprocessener ofte funderetpå en række iterativetrin, der bringer produktetfra design over syntese pådet logiske niveau via placementog routing på detfysiske niveau til verifikationog produktion i sign-offfasen. Ulykkeligvis er detførst omkring sign-off fasen,at man opdager detids- og effektmæssigeulykker, der er blevet oversettidligt i designforløbet,og så står man over for engang dyr re-engineering.Teklatech er noget såusædvanligt som en danskvirksomhed, der har specialiseretsig i EDA-værktø-8 aktuel elektronik nr. 17 • 20. August 2008Power-shaping fjernerdesignkatastroferneNår back-end værktøjer forhindrer designfejl i den tidlige fase af udviklingen, så undgår man dyre respins– og er godt på vej mod ”guddommelig berømmelse”jer – eller ret beset ét floorplanningværktøj, som kanforhindre ulykkerne i atopstå gennem rettidig hensyntagentil de timingmæssigeforhold og især effektfordelingenpå siliciet i ethalvledersystem – et koncept,som Teklatech kalderpowershaping.- Vi har siden foråret2006 fungeret som en selv-stændig virksomhed. Teklatecher et spin-out fraDTU, og hvis man skulleundre sig over navnet, så erTekla er græsk pigenavn,der betyder noget hen ad”guddommelig berømmelse”.Man har jo lov til athåbe, siger virksomhedendaglige leder, Tobias Bjerregaard,der har en fortid iIP Semi.Den unge EDA-virksomhedhar taget de forsigtigeskridt ud fra DTU, først viaPsion, der er DTU ”ruge-Man løser ét problem og skaber et nyt i det traditionelledesign-flow opdelt i logisk, fysisk og sign-off segmenter.Floor Director fra danske Teklatech skræver over heledesignprocessen og giver en tidlig optimering af en chipdesign,så man undgår kritiske fejl ved sign-off af sit design.kasse” for innovationsvirksomheder.I dag holder Teklatechtil i den indre by iKøbenhavn i nogle lokaler,der rigeligt giver plads tilde rundt regnet ti mand,der arbejder i virksomheden,men hvor der også erplads til vækst i takt med,at det internationale halvledermarkedtager Teklatechpowershaping-designfilosofitil sig.Teklatech er venture-fun-deret. Det hænger til delssammen med, at der er rimeliglang vej fra udviklingsfasentil kronerne begynderat rulle ind i kassen,især da virksomheden satserinternationalt, hvor etgennembrud godt kan krævebåde tid og anstrengelser.Det kræver tålmodigkapital i ryggen, men alleredenu er der potentielleIR-drop og dI/dt over induktanerne i chippens lederbanergiver kritiske spændingsfald og støj. Jo højere hastighederog jo mindre procesgeometrier, desto værre bliverproblemet.kunder inde i virksomhedensnære horisont.- Danske elektronikvirksomheder,som har brug forspecifikke komponenter gårsjældent længere i forløbetend netliste og syntese.Derfor er det relativt begrænset,hvor mange kunder,vi kan forvente fradansk side. Det vil typiskvære højvolumenproducenteri udlandet, som vil værekunder til vore EDA-produkter,spår Tobias Bjerregaard.IR-drop er synderenHvis man følger den slagnevej for chip-designs med ensegmenteret routing henover de logiske og fysiskeniveauer til sign-off, så kanman ifølge Tobias Bjerregaardopleve en manglendekonvergens i designprocessen.Der er derfor en risikofor, at man skaber nye problemeri takt med, at manløser nogle helt andre. Teklatechsløsning tager primærtafsæt i at konstaterefysiske designmangler tidligti designprocessen.- Modstand og induktanser to meget udtalte problemeri moderne chip-systemer.R og L begrænser denmaksimale strøm, man kantrække igennem kredsene,især i takt med, at forsyningsspændingenfalder. Vimåler IR-droppet i kredsløbene,hvorved vi kan se, omspændingsfaldet i kredsenebliver så højt, at det logiskeniveau trækkes ned. Tilsvarendegiver dI/dt over Lnogle ganske betydeligespændingsudsving, der optrædersom støj. Jo størrehastighed i kredsløbene,desto værre kan den potentiellestøj blive, og highspeeddesigns kræver bedrestøjmarginer. Det er et problem,der stiger omvendtproportionelt med de stadigtmindre procesgeometrier,konstaterer TobiasBjerregaard.Hver blok har sin egeneffektsignatur, så der ernogle små forskelle imellemde strømtræk, man oplever iCPU’er, DSP’er og memorykomponenter.Kunsten i etveltilrettelagt design er atmindske den simultaneswitching på siliciet, så denakkumulerede peak-effektbliver mindst mulig. Mankan selvfølgelig hævde, atdet er en naturlig konsekvensat clock’ens niveauskift,men man kan udnytte,af clock’en ikke er etmomentant niveauskift.- Eksempler fra Synopsysviser, at der opstår megetstore IR-drop, hvad der gørkredsene følsomme. Manrisikerer derfor at misteden mulige robuste strukturi kredsene, og add-onløsninger som afkoblingskondensatorerer sjældentnogen hensigtsmæssig løsning,vurderer Tobias Bjerregaard.Floor DirectoroptimerereffektfordelingautomatiskTeklatechs EDA-løsninghedder Floor Director, ogdet er et værktøj, der automatiskoptimerer effektfordelingenpå en chip. Værktøjettager de enkelte aktivekomponenter og placererdem i forhold til tid og rum,sådan at man kan undgåhot-spots i designet.- Energien er den sammesom i de kredse, der ikke erpowershapede, men manslipper for de meget storepeak-strømme, siger TobiasBjerregaard.I stedet vil Floor Directori aktuelle og konkrete eksemplergive en solid resuktioni peak-strømmen. Teklatechkan i designs dokumentereen reduktion på 51procent i peak-strømmen.Det giver anledning til enrække besparelser. Mankan i visse tilfælde mini-Tobias Bjerregaard er administrerende direktør for Teklatech,som udsprang af DTU i foråret 2006.mereforsyningsspændinger, da IR-droppet i layoutsbaseret på Floor Directorbliver mindre. Dermed formindskesdet totale energi-Hvis peaks fra CPU’er, DSP’er og memories flader sammenmed clock-skiftet, så opstår der nogle meget høje, simultanestrømtræk, der i værste fald kan betyde et re-spinaf hele designet.forbrug indirekte, da energiforbrugeter proportionaltmed kvadratet på forsy-ningsspændingen. Nårstrømpeaks mindskes, bliverstøjmargin også mindrekritisk, og derved bliverchip-designet robust.Vor Floor Director er selvfølgeliget nicheværktøj,men det er en glimrendeløsning, der optimerer designspå tværs af segmenteringeni designforløbet.Samtidigt er værktøjet konstrueretpå en måde, dertillader sømløs integrationmed EDA-værktøjer og –suiter fra alle ”de store”EDA-leverandører. FloorDirector fungerer eksempelvisfint under Open Access.- Trods en solid indsatsfra alle de globale EDA-producenter,så findes der ikkei dag et værktøj, der automatisksynthetiserer IRdropløsninger, men da deter et problem, som mangevirksomheder går og talerom, så mener vi, at der ergod plads på markedet tilvor Floor Director, slutterTobias Bjerregaard.Teklatechs Floor Director fordeler automatisk et designsaktive komponenter i forhold til tid og rum på et stykkesilicium, sådan at designets peak-strømme minimeres ogenergien fordeles jævnt. Det gør designet meget robust.